Načítání...
Systém momentálně nemůže danou operaci provést. Zkuste to znovu později.
Citace za rok
Duplicitní citace
Následující články byly sloučeny ve službě Scholar. Do
celkového počtu citací
se započítává pouze první článek.
Sloučené citace
Počet citovaných článků zahrnuje citace následujících článků ve službě Scholar. Články označené hvězdičkou (
*
) a články v profilu se mohou lišit.
Přidat spoluautory
Spoluautoři
Sledovat
Nové články od tohoto autora
Nové citace tohoto autora
Nové články související s výzkumem tohoto autora
E-mailová adresa k příjmu aktualit
Dokončit
Můj profil
Moje knihovna
Metriky
Upozornění
Nastavení
Přihlásit se
Přihlásit se
Založit si vlastní profil
Citace
Všechny
Od 2019
Citace
52
52
h-index
4
4
i10-index
3
3
0
24
12
2020
2021
2022
2023
2024
2
12
9
24
5
Veřejný přístup
Zobrazit všechny
Zobrazit všechny
1 článek
3 články
dostupné
nedostupné
Vychází ze zplnomocnění pro financování
Spoluautoři
Rahul Shrestha
Associate Professor, IIT Mandi
E-mailová adresa ověřena na: iitmandi.ac.in
Sledovat
Anuj Verma
Ph.D Research Scholar
E-mailová adresa ověřena na: students.iitmandi.ac.in
LDPC and Polar codes
Digital VLSI Architectures
Články
Citace
Veřejný přístup
Spoluautoři
Název
Seřadit
Seřadit podle citací
Seřadit podle roku
Seřadit podle názvu
Citace
Citace
Rok
A new VLSI architecture of next-generation QC-LDPC decoder for 5G new-radio wireless-communication standard
A Verma, R Shrestha
2020 IEEE international symposium on circuits and systems (ISCAS), 1-5
, 2020
15
2020
A new partially-parallel VLSI-architecture of quasi-cyclic LDPC decoder for 5G new-radio
A Verma, R Shrestha
2020 33rd International Conference on VLSI Design and 2020 19th …
, 2020
15
2020
Low computational-complexity SOMS-algorithm and high-throughput decoder architecture for QC-LDPC codes
A Verma, R Shrestha
IEEE Transactions on Vehicular Technology 72 (1), 66-80
, 2022
14
2022
Hardware-efficient and high-throughput LLRC segregation based binary QC-LDPC decoding algorithm and architecture
A Verma, R Shrestha
IEEE Transactions on Circuits and Systems II: Express Briefs 68 (8), 2835-2839
, 2021
8
2021
A New VLSI Architecture of Next-Generation QC-LDPC Decoder for 5G New-Radio Wireless-Communication Standard
A Verma, R Shrestha
VLSID 2020
A Verma, R Shrestha, V Tyagi, V Rana, F Loh, KK Saluja
Systém momentálně nemůže danou operaci provést. Zkuste to znovu později.
Články 1–6
Zobrazit další
Ochrana soukromí
Smluvní podmínky
Nápověda
O službě Scholar
Vyhledat v nápovědě