Načítání...
Systém momentálně nemůže danou operaci provést. Zkuste to znovu později.
Citace za rok
Duplicitní citace
Následující články byly sloučeny ve službě Scholar. Do
celkového počtu citací
se započítává pouze první článek.
Sloučené citace
Počet citovaných článků zahrnuje citace následujících článků ve službě Scholar. Články označené hvězdičkou (
*
) a články v profilu se mohou lišit.
Přidat spoluautory
Spoluautoři
Sledovat
Nové články od tohoto autora
Nové citace tohoto autora
Nové články související s výzkumem tohoto autora
E-mailová adresa k příjmu aktualit
Dokončit
Můj profil
Moje knihovna
Metriky
Upozornění
Nastavení
Přihlásit se
Přihlásit se
Založit si vlastní profil
Citace
Zobrazit všechny
Všechny
Od 2019
Citace
96
25
h-index
4
4
i10-index
3
0
0
22
11
2011
2012
2013
2014
2015
2016
2017
2018
2019
2020
2021
2022
2023
2024
1
1
9
22
10
10
8
10
3
2
9
4
5
2
Spoluautoři
William H. Robinson
Professor of Electrical and Computer Engineering, Georgia Institute of Technology
E-mailová adresa ověřena na: ieee.org
Sledovat
Xiaowen Wang
Vanderbilt University, Silicon Labs
E-mailová adresa ověřena na: silabs.com
Circuit Designs
Fault Tolerance
Better-Than-Worst-Case Design
Timing Analysis
Články
Citace
Spoluautoři
Název
Seřadit
Seřadit podle citací
Seřadit podle roku
Seřadit podle názvu
Citace
Citace
Rok
A low-power double edge-triggered flip-flop with transmission gates and clock gating
X Wang, WH Robinson
2010 53rd IEEE International Midwest Symposium on Circuits and Systems, 205-208
, 2010
48
2010
Stealth assessment of hardware Trojans in a microcontroller
T Reece, DB Limbrick, X Wang, BT Kiddie, WH Robinson
2012 IEEE 30th International Conference on Computer Design (ICCD), 139-142
, 2012
22
2012
Asynchronous data sampling within clock-gated double edge-triggered flip-flops
X Wang, WH Robinson
IEEE Transactions on Circuits and Systems I: Regular Papers 60 (9), 2401-2411
, 2013
14
2013
Error estimation and error reduction with input-vector profiling for timing speculation in digital circuits
X Wang, WH Robinson
IEEE Transactions on Computer-Aided Design of Integrated Circuits and …
, 2018
6
2018
A dual-threshold voltage approach for timing speculation in CMOS circuits
X Wang, WH Robinson
2016 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 691-696
, 2016
3
2016
A clock-gated, double edge-triggered flip-flop implemented with transmission gates
X Wang
3
2011
Systém momentálně nemůže danou operaci provést. Zkuste to znovu později.
Články 1–6
Zobrazit další
Ochrana soukromí
Smluvní podmínky
Nápověda
O službě Scholar
Vyhledat v nápovědě